ANF CNRS 2019 / Ecole IN2P3 d'électronique "Conception optimisée de systèmes numériques" FIAP Paris du 18 au 22 novembre 2019

Dimanche 17 novembre : arrivée des participants ne pouvant pas venir le lundi

	10:15 10:30	Accueil des participants Présentation de l'école et logistique	Thierry Ollivier (FP IN2P3)		
novembre	10:30				,
	11:00	Objectifs de l'école			Daniel Charlet (LAL)
	11:00 12:30	Perspectives sur les besoins futurs des expériences vis-à-vis des frontend et backend électroniques			Emmanuel Clément (GANIL)
ven	12:30	Déjeuner FIAP			
Lundi 18 no	13:45	HLS : Presentation OpenCl			Maxime Martelli (CENTRALE-SUPELEC)
	15:15 15:15				Mayire Martali (OFNTDALE OLDELEO)
	16:15	HLS : Présentation des FPGA compatible avec la programmation OpenCl (Xilinx, Intel)			Maxime Martelli (CENTRALE-SUPELEC)
	16:45	café			M : M / III (OFNITRALE QUIDELEO)
	18:00	HLS : Présentation de cas d'étude d'accélération			Maxime Martelli (CENTRALE-SUPELEC)
	18:00 19:30	Apéritif de bienvenue Diner FIAP			
		Cours avec prestataire FPGA INTEL/ALTERA INTEL (Ma-Me) M. Martelli (Jeudi)	Cours avec prestataire FPGA XILINX AVNET	Cours avec prestataire ASIC numériques CADENCE	
Mardi 19 novembre	09:00 10:30	Open CL	Introduction cibles : Familles actuelles, familles à venir, SOM et autres cartes	Conformal Equivalence Checking Overview of the Conformal Product	INTEL et XILINX au FIAP CADENCE à Vélizy
	11:00	café	Introduction outils : Vivado (HDL,	Introduction to Logic Equivalence	INTEL et XILINX au FIAP
	12:30	Open CL	Simulation, Debug)	Checking	CADENCE à Vélizy
	12:30 14:00	Déjeuner FIAP ou Vélizy Quartus Advanced Usage Best practice	TP sur FPGA concernant les aspects	LEO Elever Octor M	INTEL et XILINX au FIAP
	15:30	& Reducing compil. Time	précédents	LEC Flow: Setup Mode	CADENCE à Vélizy
	16:00	Product update (PSG)	TP gestion des IP's	LEC Flow: LEC Mode	INTEL et XILINX au FIAP
	17:30 19:30	Diner FIAP	5		CADENCE à Vélizy
Mercredi 20 novembre	09:00 10:30	HLS (Introduction + LAB)	SOC : Introduction, architecture	Hierarchical Comparison of Designs	INTEL et XILINX au FIAP CADENCE à Vélizy
		café			·
	11:00 12:30	HLS (Introduction + LAB)	TP SOC	Debugging the Setup of a Design	INTEL et XILINX au FIAP CADENCE à Vélizy
	12:30 14:00	Déjeuner FIAP ou Vélizy	MPSOC : Introduction, architecture,	Debugging Manning	INTEL et XILINX au FIAP
	15:30	HLS Advances (+ LAB) café	valeur ajoutée/SOC	Debugging Mapping	CADENCE à Vélizy
Nerc	16:00	HLS Advances (+ LAB)	Multi Gigabit Transceivers : Statut,	Debugging Nonequivalences	INTEL et XILINX au FIAP
	17:30 19:30	Diner FIAP	Evolution	Debugging Aborts	CADENCE à Vélizy
	09:00 10:30	Méthodologie d'accélération (tirer parti de la programmation OpenCL)	RFSOC : Introduction, architecture	Conformal Constraint Designer : Intro to the Constraint Designer Software	INTEL et XILINX au FIAP CADENCE à Vélizy
auc.		café	HI C dono Vive do C (C :)	2009.00	
1 novembre	11:00 12:30	des outils	HLS dans Vivado – C (C++) pour FPGA - TP	SDC Generation	INTEL et XILINX au FIAP CADENCE à Vélizy
	12:30 14:00	Déjeuner FIAP ou Vélizy Outils de profilage/debug et application	Implémentation de réseaux neuronaux	SDC Lint Checks	INTEL et XILINX au FIAP
di 21	15:30	sur la carte DE1-SoC	sur cible Xilinx - Demo	SDC Policy Checks	CADENCE à Vélizy
Jeudi	16:00	Mesure de performances &	Porchactivos: ACAB Vareal	Clock Domain Crossing	INTEL et XILINX au FIAP
	17:30 19:30	comparaison différentes Repas de l'école dans un restaurant p	Perspectives: ACAP Versal	Clock Domain Crossing	CADENCE à Vélizy
	19.30	incpas de l'ecole dalls dil l'estaurant (Janoicii		
Vendredi 22 novembre	09:00				
	10:30	Retour d'expérience et domaine d'application du HLS			Marc Schmitz (ST Microelectronics)
	11:00	Café Méthodologie de verification des design III C et leur testabilité			Mars Oak asia (OT)
	12:30	Méthodologie de verification des design HLS et leur testabilité			Marc Schmitz (ST Microelectronics)
	12:30 14:00	Déjeuner FIAP servi à table Présentation de DAOGEN			Joan Biorro Cachemiche (CRDM)
	14:45	Présentation de DAQGEN			Jean-Pierre Cachemiche (CPPM)
	14:45 15:15	Retours des 3 sous-groupes			Tous
\ Ve	15:15 15:30	Bilan de l'école et conclusions			Tous
	15:30	Départ des participants			1

1/1 12/06/2019